Datasheet

ManualsBrandsSamsung Manualscomputer componentsM395T2863QZ4-CE660

Table Of Contents

Rev. 1.4 May 2009

FBDIMM

DDR2 SDRAM

20 of 42

DQS5

DQS5

DQS14

DM/

RDQS

NU/

RDQS

CSDQS DQS

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D5

S0

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D14

S1

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D23

S2

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D32

S3

DQS6

DQS6

DQS15

DM/

RDQS

NU/

RDQS

CSDQS DQS

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D6

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D15

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D24

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D33

DQS7

DQS7

DQS16

DM/

RDQS

NU/

RDQS

CSDQS DQS

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D7

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D16

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D25

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D34

DQS3

DQS3

DQS12

DM/

RDQS

NU/

RDQS

CSDQS DQS

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D8

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D17

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D26

DM/

RDQS

NU/

RDQS

CSDQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D35

A

M

B

PN0-PN13

PN

0-PN13

PS0-PS9

PS

0-PS9

DQ0-DQ63

CB0-CB7

DQS0-DQS17

DQS

0-DQS8

SCL

SDA

SA1-SA2

RESET

SCK/SCK

SN0-SN13

SN

0-SN13

SS0-SS9

SS

0-SS9

CK1 -> CKE (D18 - D35)

ODT0 -> ODT (D0 - D17)

A0,A1-A3-A5, A7-A15 (all SDRAMs)

A2_ECC, A6_ECC(D8,D17,D26,D35)

RAS

(all SDRAMs)

CAS

(all SDRAMs)

WE

(all SDRAMs)

CK/CK

(all SDRAMs)

Note :

1. DQ-to I/O wiring may be changed within a byte.

2. There are two physical copies of each address/command/control/clock.

All address/command/control/clock

V

TT

ODT1 -> ODT (D18 - D26)

ODT2 -> ODT (D27 - D35)

V

SS

V

CC

V

REF

V

TT

V

DDSPD

V

DD

D0-D17,SPD,AMB

AMB

D0-D17

Terminators

SPD, AMB

D0-D17, AMB

A0

Serial PD

A1 A2

SA0 SA1 SA2

SCL

SDA

WP

SA0

CK0 -> CKE (D0 - D17)

BA0-BA2 (all SDRAMs)