User Manual

2
ASUS M2N-VM SE
Français
1. Schéma de la Carte Mère
2. Installation du Processeur
Suivez les étapes ci-dessous pour installer le processeur.
1. Repérez le support AM2 de 940-broches situé sur la carte mère.
2. Soulevez le levier du support à un angle de 90° minimum.
Le processeur s’insère uniquement dans le bon sens. NE PAS forcer
le processeur sur son support pour éviter de tordre les broches et d’
endommager ainsi le processeur!
3. Placez le CPU sur le socket en vous assurant que la marque en forme de
triangle doré soit bien placée en bas à gauche du socket.
4. Insérez avec soin le processeur sur son support jusqu’à ce qu’il s’
insère correctement.
5. Une fois le processeur mis en place, rabattez le levier du support pour
sécuriser le processeur. Le levier se bloque sur le petit ergot latéral
pour indiquer qu’il est en place.
24.5cm (9.6in)
EATXPWR
KBPWR
Super I/O
DDR2 DIMM_B1 (64 bit,240-pin module) DDR2 DIMM_B2 (64 bit,240-pin module) DDR2 DIMM_A1 (64 bit,240-pin module) DDR2 DIMM_A2 (64 bit,240-pin module)
FLOPP
PRI_IDE
Y
SATA1 SATA2 SATA3 SATA4
Socket AM2
PWR_FAN
CHA_ FAN
SATA_RAID1
4Mb BIOS
CLRTC
CHASSIS
COM1
PANEL
USB910USB78
USB56
IE1394_2AAFP
USBPW78
USBPW910
USBPW34
PCIE_SW
USBPW56
CDMP3IN
PCI1
PCI2
PCIEX16
PCIEX1_1
SB_PWR
ADI1988B
JMicron
JMB363
B5071A2KFBG
TSB43AB22A
CR2032 3V
Lithium Cell
CMOS Power
NVIDIA MCP61
PS/2KBMS
T: Mouse
B: Keyboard
SPDIF_01
IE1394_1
SATA_USB12
LAN_USB34
AUDIO
DVI
USB56_WFGBT
CPU_FAN
ATX12V
LPT
VGA
R
M2N-VM SE
USBPW12
ADP3186
SPDIF_OUT
CHIP_FAN
24.5cm (9.6in
)
CLRTC
Normal Clear CMOS
(Default)
2 3
1 2
(Default)
1 2 2 3
+5V
+5VSB
KBPWR
3
2
2
1
USBPW12
+5
V
(Defau
lt
)
+5VSB
6
4
4
2
5
3
3
1
USBPW34
USBPW56
+5
V
(Defau
lt
)
(D
e
fault)
+5VSB
+5
V
+5VSB
5
3
3
1
6
4
4
2
USBPW78
USBPW910
+5
V
(D
e
fa
u
lt
)
+5VS
B
+5
V
(D
e
fault)
+5VS
B
* Requires an ATX power supply
NEL
PLED-
PWR
+5V
Speaker
Ground
RESET
Ground
Reset
Ground
Ground
PWRSW
PLED+
IDE_LED-
IDE_LED+
IDE_LED
PLED SPEAKER
PA
PCIE_SW
(Default)
2 3
1 2
Onboard
DVI
enable
PC
I
EX1
or
X4
card
enable
1. M2N-VM SE QSG-French.indd 2 11/2/07 5:01:12 PM