User's Manual

4-28 Kapitel 4: BIOS-Setup
Congure DRAM Timing by SPD [Enabled]
Die DRAM-Frequenzparameter werden nach dem DRAM SPD (Serial Presence
Detect) eingestellt, wenn das Element aktiviert ist. Sie können die DRAM-
Frequenzparameter manuell über die DRAM-Unterelemente einstellen, wenn
das Element deaktiviert ist. Die folgenden Unterelemente erscheinen, wenn
dieses Element deaktiviert ist. Kongurationsoptionen: [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Dieser Parameter steuert die Latenz zwischen dem SDRAM-Lesebefehl
und der Zeit, zu der die Daten verfügbar werden.
Kongurationsoptionen: [6 Clocks] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Dieser Parameter steuert die Leerlauftakte nach Herausgeben eines
Precharge-Befehls an das DDR-SDRAM.
Kongurationsoptionen: [2 Clocks] ~ [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Dieser Parameter steuert die Latenz zwischen dem aktiven DDR-
SDRAM-Befehl und dem Lese/Schreibbefehl.
Kongurationsoptionen: [2 Clocks] ~ [6 Clocks]
DRAM RAS# Activate to Precharge Delay [15 Clocks]
Kongurationsoptionen: [4 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Kongurationsoptionen: [2 Clocks] ~ [6 Clocks]
Read Delay [Auto]
Kongurationsoptionen: [Auto][2T] [3T] ~ [13T]
4.4.5 Chipsatz
Im Chipsatz-Menü können Sie die erweiterten Chipsatzeinstellungen ändern.
Wählen Sie das gewünschte Element aus und drücken Sie anschließend die
<Eingabetaste>, um das Untermenü anzeigen zu lassen.
Advanced Chipset Settings
Congure DRAM Timing by SPD [Enabled]
DRAM ECC Mode [Disabled]
Hyper Path 3 [Auto]
DRAM Throttling Threshold [Auto
Boot Graphic Adapter Priority [PCI Express/PCI]
PEG Buffer Length [Auto]
Link Latency [Auto]
PEG Root Control [Auto]
PEG Link Mode [Auto]
Slot Power [Auto]
High Priority Port Select [Disabled]
Enable or Disable
Congure DRAM
Timing by SPD