User Manual

78
Pro WS sTR5 Series BIOS
は「 DRAM UECC Retryを [Enabled] に設した場合にのみ表示されます
Max DRAM UECC Error Replay
UMC::RecCtrl2 [MaxEccRply] にプログラます値は16進数で設
す。
設定オプシン: [1] - [3F]
Memory Clear
DRAM範囲 [DramScrubLimitAddr:DramScrubLimitAddr] を
/ゼますの項目を [Disabled] に設定すレー
ングメモリーはクリアECC DIMMのメモリクリア
常に有効ですECC DIMMのみ/効を設ることができ
す。
設定オプシン: [Enabled] [Disabled] [Auto]
Address XOR after ECC
たアスからデータ返された場データ整合性を保つ
ために、UMCは化されたア使用してECC後にデータ
す。
設定オプシン: [Enabled] [Disabled] [Auto]
DRAM Scrubbers
DRAM ECS Mode
の項目を [Auto] に設定するとECSはマニルモードにな
す。
設定オプシン: [AutoECS] [ManualECS] [Auto]
DRAM Redirect Scrubber Enable
DRAMリダイレスクラブの/定し
設定オプシン: [Disabled] [Enabled] [Auto]
DRAM Scrub Redirection Limit
DRAMレクレク制限0=8 ス1=4
2=2 ス3=1 ス
設定オプシン: [8 Scrubs] [4 Scrubs] [2 Scrubs] [1 Scrubs] [Auto]
DRAM Patrol Scrubber Enable
DRAMパトロールスクラブの/定しこの
[Auto]すると、DRAMパトロールスクラなりま
設定オプシン: [Disabled] [Enabled] [Auto]
DRAM Corrected Error Counter Enable
DRAMエラーカンター 定し
設定オプシン: [Disable] [NoLeakMode] [LeakMode]
DRAM Corrected Error Counter Interrupt Enable
DRAM正エラーカウンターカウントがしきSMIを有
す。
設定オプシン: [False] [True]
DRAM Corrected Error Counter Leak Rate
DRAMエラーカンターログート 定し
16 す。
設定オプシン: [0] - [1F]
DRAM Corrected Error Counter Start Count
DRAM正エラーカウンター機のプログウン定しま
す。 16 す。
設定オプシン: [0] - [FFFF]
PMIC Error Reporting
PM IC ートート / す。
設定オプシン: [False] [True] [Auto]
DDR Bus Conguration
メモリーバするをすることがきま.