18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) Specification Sheet

CY7C1146V18, CY7C1157V18
CY7C1148V18, CY7C1150V18
Document Number: 001-06621 Rev. *D Page 5 of 27
Pin Configurations (continued)
CY7C1148V18 (1M x 18)
165-Ball FBGA (13 x 15 x 1.4 mm) Pinout
234 5671
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
A
CQ
NC
NC
NC
NC
DOFF
NC
NC/72M A
BWS
1
K
R/W
NC/144M
DQ9
NC
NC
NC
NC
TDO
NC
NC
NC
NC
NC
NC
TCK
NC
NC
A NC/288M
K
BWS
0
V
SS
ANCA
DQ10 V
SS
V
SS
V
SS
V
SS
V
DD
A
V
SS
V
SS
V
SS
V
DD
DQ11
NC
V
DDQ
NC
DQ14
NC
DQ16
DQ17
A
V
DDQ
V
SS
V
DDQ
V
DD
V
DD
DQ13 V
DDQ
V
DD
V
DDQ
V
DD
V
DDQ
V
DD
V
SS
V
DD
V
DDQ
V
DDQ
V
SS
V
SS
V
SS
V
SS
A
A
NC
V
SS
A
A
A
NC V
SS
NC V
SS
DQ12
NC
V
REF
V
SS
V
DD
V
SS
V
SS
A
V
SS
QVLD
NC
DQ15
NC
NC
NC
V
DD
A
891011
DQ0
A NC/36M
LD
CQ
A NC
NC
DQ8
V
SS
NC DQ7 NC
NC
V
SS
NC
DQ6
NC
NC
NC
V
REF
NC
DQ3
V
DDQ
NC
V
DDQ
NC DQ5
V
DDQ
V
DDQ
V
DDQ
NCV
DDQ
NC
DQ4
NC
V
DDQ
V
DDQ
NC
V
SS
NC NC
NC
TDITMS
V
SS
A
NC
A
NC
NC
NC
ZQ
NC
DQ2
NC
DQ1
NC
NC
A
CY7C1150V18 (512K x 36)
234 5671
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
A
CQ
NC
NC
NC
NC
DOFF
NC
NC/144M NC/36M
BWS
2
K
R/W
BWS
1
DQ27
DQ18
NC
NC
NC
TDO
NC
NC
DQ31
NC
NC
NC
TCK
NC
DQ28
A
BWS
3
K
BWS
0
V
SS
ANCA
DQ19 V
SS
V
SS
V
SS
V
SS
V
DD
A
V
SS
V
SS
V
SS
V
DD
DQ20
DQ21
V
DDQ
DQ32
DQ23
DQ34
DQ25
DQ26
A
V
DDQ
V
SS
V
DDQ
V
DD
V
DD
DQ22 V
DDQ
V
DD
V
DDQ
V
DD
V
DDQ
V
DD
V
SS
V
DD
V
DDQ
V
DDQ
V
SS
V
SS
V
SS
V
SS
A
ANC
V
SS
A
A
A
DQ29 V
SS
NC V
SS
DQ30
NC
V
REF
V
SS
V
DD
V
SS
V
SS
A
V
SS
QVLD
NC
DQ33
NC
DQ35
DQ24
V
DD
A
891011
DQ0
A NC/72M
LD
CQ
A NC
NC
DQ8
V
SS
NC DQ17 DQ7
NC
V
SS
NC
DQ6
DQ14
NC
NC
V
REF
NC
DQ3
V
DDQ
NC
V
DDQ
NC DQ5
V
DDQ
V
DDQ
V
DDQ
DQ4V
DDQ
NC
DQ13
NC
V
DDQ
V
DDQ
NC
V
SS
NC DQ1
NC
TDITMS
V
SS
A
NC
A
DQ16
DQ15
NC
ZQ
DQ12
DQ2
DQ10
DQ11
DQ9
NC
A
[+] Feedback [+] Feedback