18-Mbit QDRTM-II SRAM 2-Word Burst Architecture Specification Sheet

CY7C1310BV18, CY7C1910BV18
CY7C1312BV18, CY7C1314BV18
Document #: 38-05619 Rev. *F Page 4 of 29
Pin Configuration
The pin configuration for CY7C1310BV18, CY7C1910BV18, CY7C1312BV18, and CY7C1314BV18 follow.
[1]
165-Ball FBGA (13 x 15 x 1.4 mm) Pinout
CY7C1310BV18 (2M x 8)
1 2 3 4 5 6 7 8 9 10 11
A CQ NC/72M A WPS NWS
1
K NC/144M RPS A NC/36M CQ
B NC NC NC A NC/288M K NWS
0
ANCNCQ3
C NC NC NC V
SS
AAAV
SS
NC NC D3
D NC D4 NC V
SS
V
SS
V
SS
V
SS
V
SS
NC NC NC
E NC NC Q4 V
DDQ
V
SS
V
SS
V
SS
V
DDQ
NC D2 Q2
F NC NC NC V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC NC NC
G NC D5 Q5 V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC NC NC
H DOFF V
REF
V
DDQ
V
DDQ
V
DD
V
SS
V
DD
V
DDQ
V
DDQ
V
REF
ZQ
J NC NC NC V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC Q1 D1
K NC NC NC V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC NC NC
L NC Q6 D6 V
DDQ
V
SS
V
SS
V
SS
V
DDQ
NC NC Q0
M NC NC NC V
SS
V
SS
V
SS
V
SS
V
SS
NC NC D0
N NC D7 NC V
SS
AAAV
SS
NC NC NC
P NC NC Q7 A A C A A NC NC NC
R TDO TCK A A A C AAATMSTDI
CY7C1910BV18 (2M x 9)
1 2 3 4 5 6 7 8 9 10 11
A CQ NC/72M A WPS NC K NC/144M RPS A NC/36M CQ
B NC NC NC A NC/288M K BWS
0
ANCNCQ4
C NC NC NC V
SS
AAAV
SS
NC NC D4
D NC D5 NC V
SS
V
SS
V
SS
V
SS
V
SS
NC NC NC
E NC NC Q5 V
DDQ
V
SS
V
SS
V
SS
V
DDQ
NC D3 Q3
F NC NC NC V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC NC NC
G NC D6 Q6 V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC NC NC
H DOFF V
REF
V
DDQ
V
DDQ
V
DD
V
SS
V
DD
V
DDQ
V
DDQ
V
REF
ZQ
J NC NC NC V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC Q2 D2
K NC NC NC V
DDQ
V
DD
V
SS
V
DD
V
DDQ
NC NC NC
L NC Q7 D7 V
DDQ
V
SS
V
SS
V
SS
V
DDQ
NC NC Q1
M NC NC NC V
SS
V
SS
V
SS
V
SS
V
SS
NC NC D1
N NC D8 NC V
SS
AAAV
SS
NC NC NC
P NC NC Q8 A A C A A NC D0 Q0
R TDO TCK A A A C AAATMSTDI
Note
1. NC/36M, NC/72M, NC/144M, and NC/288M are not connected to the die and can be tied to any voltage level.
[+] Feedback