Owners Manual
노트: A1-A12 소켓의 DIMM 은 프로세서 1 에 할당되고 B1-B12 소켓의 DIMM 은 프로세서 2 에 할당됩니다.
그림 11 . 메모리 소켓 위치
모드별 지침
4 개의 메모리 채널이 각 프로세서에 할당됩니다. 허용되는 구성은 선택한 메모리 모드에 따라 다릅니다.
노트: x4 및 x8 DRAM 기반 DIMM 은 혼합되어 RAS 기능에 대한 지원을 제공할 수 있습니다. 그러나 특정 RAS
기능에 대한 모든 지침이 준수되어야 합니다. x4 DRAM 기반 DIMM 은 메모리 최적화(독립 채널) 모드에서
SDDC(Single Device Data Correction)를 유지합니다. x8 DRAM 기반 DIMM 의 경우 SDDC 가 지원되도록 하려
면 고급 ECC 모드가 필요합니다.
다음 항목에서는 각 모드별로 추가적인 슬롯 채우기 지침을 제공합니다.
36