Datasheet

PIC32MX5XX/6XX/7XX DS60001156J-page 118  2009-2016 Microchip Technology Inc.
35F0 DCH7SSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSSIZ<15:0> 0000
3600 DCH7DSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDSIZ<15:0> 0000
3610 DCH7SPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSPTR<15:0> 0000
3620 DCH7DPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDPTR<15:0> 0000
3630 DCH7CSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCSIZ<15:0> 0000
3640 DCH7CPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCPTR<15:0> 0000
3650 DCH7DAT
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — CHPDAT<7:0> 0000
TABLE 10-3: DMA CHANNELS 0-7 REGISTER MAP (CONTINUED)
Virtual Address
(BF88_#)
Register
Name
(1)
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
2: DMA channels 4-7 are not available on PIC32MX534/564/664/764 devices.