Datasheet
PIC32MX5XX/6XX/7XX
DS60001156J-page 198 2009-2016 Microchip Technology Inc.
5230 I2C5MSK
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — MSK<9:0> 0000
5240 I2C5BRG
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — Baud Rate Generator Register 0000
5250 I2C5TRN
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — Transmit Register 0000
5260 I2C5RCV
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — Receive Register 0000
5300 I2C1CON
31:16
— — — — — — — — — — — — — — — — 0000
15:0 ON
— SIDL SCLREL STRICT A10M DISSLW SMEN GCEN STREN ACKDT ACKEN RCEN PEN RSEN SEN 1000
5310 I2C1STAT
31:16
— — — — — — — — — — — — — — — — 0000
15:0 ACKSTAT TRSTAT
— — — BCL GCSTAT ADD10 IWCOL I2COV D/A P S R/W RBF TBF 0000
5320 I2C1ADD
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — ADD<9:0> 0000
5330 I2C1MSK
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — MSK<9:0> 0000
5340 I2C1BRG
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — Baud Rate Generator Register 0000
5350 I2C1TRN
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — Transmit Register 0000
5360 I2C1RCV
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — Receive Register 0000
5400 I2C2CON
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0 ON
— SIDL SCLREL STRICT A10M DISSLW SMEN GCEN STREN ACKDT ACKEN RCEN PEN RSEN SEN 1000
5410 I2C2STAT
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0 ACKSTAT TRSTAT
— — — BCL GCSTAT ADD10 IWCOL I2COV D/A P S R/W RBF TBF 0000
5420 I2C2ADD
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0
— — — — — — ADD<9:0> 0000
5430 I2C2MSK
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0
— — — — — — MSK<9:0> 0000
5440 I2C2BRG
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0
— — — — Baud Rate Generator Register 0000
5450 I2C2TRN
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — Transmit Register 0000
5460 I2C2RCV
(2)
31:16 — — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — Receive Register 0000
TABLE 19-1: I2C1THROUGH I2C5 REGISTER MAP (CONTINUED)
Virtual Address
(BF80_#)
Register
Name
(1)
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table except I2CxRCV have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers”
for more information.
2: This register is not available on 64-pin devices.










