Datasheet

BC846S, BC847S
BC846S, BC847S
SMD General Purpose NPN Transistors
SMD Universal-NPN-Transistoren
I
C
= 100 mA
h
FE
= 200...450
T
jmax
= 150°C
V
CEO
= 45 V, 65 V
P
tot
= 250 mW
Version 2018-11-26
SOT-363
Dimensions - Maße [mm]
Typical Applications
Signal processing,
Switching, Amplification
Commercial grade
Suffix -Q: AEC-Q101 compliant
1
)
Suffix -AQ: in AEC-Q101 qualification
1
)
Typische Anwendungen
Signalverarbeitung,
Schalten, Verstärken
Standardausführung
Suffix -Q: AEC-Q101 konform
1
)
Suffix -AQ: in AEC-Q101 Qualifikation
1
)
Features
Two transistors in one package
General Purpose
Compliant to RoHS, REACH,
Conflict Minerals
1
)
Besonderheiten
Zwei Transistoren in einem Gehäuse
Universell anwendbar
Konform zu RoHS, REACH,
Konfliktmineralien
1
Mechanical Data
1
) Mechanische Daten
1
)
Taped and reeled 3000 / 7“ Gegurtet auf Rolle
Weight approx. 0.01 g Gewicht ca.
Case material UL 94V-0 Gehäusematerial
Solder & assembly conditions 260°C/10s Löt- und Einbaubedingungen
MSL = 1
Dual
Transistors
T1
1 = E1 2 = B1 6 = C1
T2
3 = C2 4 = E2 5 = B2
Type Code
BC846S/-Q
1B
BC847S/-Q/-AQ
1F
Maximum ratings
2
) Grenzwerte
2
)
BC846S/-Q BC847S
-Q/-AQ
Collector-Emitter-voltage – Kollektor-Emitter-Spannung B open V
CEO
65 V 45 V
Collector-Base-voltage – Kollektor-Basis-Spannung E open V
CBO
80 V 50 V
Emitter-Base-voltage – Emitter-Basis-Spannung C open V
EBO
6 V
Power dissipation – Verlustleistung P
tot
250 mW
3
)
Collector current – Kollektorstrom DC I
C
100 mA
Peak Collector current – Kollektor-Spitzenstrom I
CM
200 mA
Junction temperature – Sperrschichttemperatur
Storage temperature – Lagerungstemperatur
T
S
T
j
-55...+150°C
-55...+150°C
1 Please note the detailed information on our website or at the beginning of the data book
Bitte beachten Sie die detaillierten Hinweise auf unserer Internetseite bzw. am Anfang des Datenbuches
2 T
A
= 25°C and per transistor, unless otherwise specified – T
A
= 25°C und pro Transistor, wenn nicht anders angegeben
3 Mounted on P.C. board with 3 mm
2
copper pad at each terminal
Montage auf Leiterplatte mit 3 mm
2
Kupferbelag (Lötpad) an jedem Anschluss
© Diotec Semiconductor AG http://www.diotec.com/ 1
Pb
E
L
V
W
E
E
E
R
o
H
S
2.4
2 x 0.65
5
6
4
1.25
±0.1
0.9
±0.1
2
±0.1
2.1
±0.1 Type
Code
321
T2
T1
56 4
3
2
1