Service manual

- 134 -
Copyright © 2012 LG Electronics. Inc. All right reserved.
Only for training and service purposes
LGE Internal Use Only
7. CIRCUIT DIAGRAM
U400
TQ
D4
NC16
G10
CLK1
G12
IO0
A3
VDDQ3
G13
IO1
A4
VDD1
G14
IO2
A5
VDDQ2
H1
IO3
B2
RAS#
H2
IO4
B3
WE#
H3
IO5
B4
NC24
H5
IO6
B5
CLK#
H12
IO7
B6
VDDQ1
H13
VSSd3
H14
CLK2
M6
CKE1
J1
CAS#
J2
CMD
M5
CS1#
J3
NC17
J5
VDDI
C2
DQS1
J12
VCCQ4
C6
DM1
J13
VCCQ5
M4
VSSQd9
J14
VCCQ3
N4
BA1
K1
VCCQ2
P3
VSSd4
K2
VCCQ1
P5
A10
K3
VCC3
E6
RST#
K5
VCC4
F5
NC22
K6
VCC2
J10
NC15
K7
VCC1
K9
NC21
K10
DQ13
K12
VSSm4
C4
DQ14
K13
VSSm3
E7
DQ15
K14
VSSm2
G5
BA0
L1
VSSm1
H10
A0
L2
VSSm6
K8
A1
L3
VSSm5
N2
DQ11
L12
VSSm9
N5
DQ12
L13
VSSm7
P4
VSSQd7
L14
VSSm8
P6
VSSd2
M1
VDD4
M2
DNU4
A1
A2
M3
NC2
A2
DQ1
M7
NC1
A6
DQ3
M8
NC3
A7
DQ5
M9
VDDQ5
A8
DQ7
M10
VSSQd2
A9
DM0
M11
VSSd1
A10
DQ9
M12
VDD2
A11
DQ10
M13
VSSQd4
A12
VDDQ6
M14
NC6
A13
NC8
N1
DNU3
A14
A3
N3
NC18
B1
VSSQd1
N6
DQ30
B7
DQ0
N7
DQ28
B8
DQ2
N8
DQ26
B9
DQ4
N9
DQ24
B10
DQ6
N10
DQS3
B11
DQS0
N11
DQ23
B12
DQ8
N12
VDDQ7
B13
VDDQ8
N13
NC7
B14
NC9
N14
VSSd5
C1
DNU2
P1
A4
C3
NC10
P2
NC23
C5
NC5
P7
DQ31
C7
VDDQ4
P8
DQ29
C8
VSSQd6
P9
DQ27
C9
NC4
P10
DQ25
C10
VDD3
P11
DM3
C11
VSSQd3
P12
DQ22
C12
NC11
P13
DQ21
C13
DNU1
P14
VDDQ9
C14
A5
D1
A6
D2
A7
D3
DQ19
D12
DQ20
D13
VSSQd5
D14
A12
E1
A11
E2
A8
E3
NC12
E5
NC19
E8
NC13
E9
NC14
E10
DQ18
E12
DQ17
E13
DQ16
E14
VDD5
F1
A13
F2
A9
F3
NC25
F10
DQS2
F12
DM2
F13
VSSQd8
F14
CKE0
G1
CS0#
G2
NC20
G3
TP401
C415 0.1u
C407 2.2u
C406 0.1u
C405 0.1u
VREG_MSME_1.8V
R407
47K
R406
47K
R405
47K
R404
47K
TP402
R40047K
R401
47K
0.1uC416
47K
R410
VREG_MSME_1.8V
C417
2.2u
VREG_MSME_1.8V
0.1u
C419
C418 2.2u
VREG_MSME_1.8V
R402
47K
47K
R403
VREG_MSME_1.8V
C404 0.1u
2.2uC402
C403 0.1u
VREG_P3_2.85V
C408 2.2u
C400
0.1u
C401
1u
0.1u
C409
C410 0.1u
C411
0.1u
TP403
C413
0.1u
0.1u
C414
2.2u
C412
VREG_MSME_1.8V
VREG_MSME_1.8V
10K
R408
VREG_MSME_1.8V
VREG_MSME_1.8V
TP404
TP405
zkyhtkh{hX]
zkyhtkh{hX
zkyhtkh{hY
zkyhtkh{hZ
zkyhtkh{h[
zkyhtkh{h\
zkyhtkh{h]
zkyhtkh{h^
zkyhtkh{h_
zkyhtkh{h`
zkyhtkh{hXW
zkyhtkh{hXX
zkyhtkh{hXY
zkyhtkh{hXZ
zkyhtkh{hX[
zkyhtkh{hX^ zkyhtkh{hX_ zkyhtkh{hX` zkyhtkh{hYW
zkyhtkh{hYX
zkyhtkh{hYY
zkyhtkh{hYZ
zkyhtkh{hY[
zkyhtkh{hY\
zkyhtkh{hY]
zkyhtkh{hY^
zkyhtkh{hY_
zkyhtkh{hY`
zkyhtkh{hZW
zkyhtkh{hZX
SDRAM_BA0
SDRAM_BA1
SDRAM_DQM1 SDRAM_DQM2
SDRAM_DQM3
zkyhtkxzX
zkyhtkxzY
zkyhtkxzZ
zkyhtkh{hW
zkyhtkxzW
SDRAM_DQM0
SDRAM_CKE0
SDRAM_CKE1
ttjkh{h^
ttjkh{h]
ttjkh{h\
ttjkh{hW
ttjkh{hX
ttjkh{hY
ttjkh{hZ
ttjjtk
ttjkh{h[
SDRAM_DCLK0
SDRAM_DCLK1
ylzl{v|{
nSDRAM_WE
nSDRAM_RAS
nSDRAM_CAS
nSDRAM_CS0
nSDRAM_CS1
SDRAM_ADDR[0]
SDRAM_ADDR[1]
SDRAM_ADDR[10] SDRAM_ADDR[11] SDRAM_ADDR[12]
SDRAM_ADDR[2]
SDRAM_ADDR[4]
SDRAM_ADDR[5] SDRAM_ADDR[6] SDRAM_ADDR[7] SDRAM_ADDR[8] SDRAM_ADDR[9]
SDRAM_ADDR[13]
SDRAM_ADDR[3]
ttjjsr
zkyhtkh{hX\
zkyhthkkyX[
MCP (4GB eMMC +4Gb LPDDR1)