Datasheet

ManualsBrandsMicrochip ManualsEmbedded Processors & ControllersMicrocontroller

PIC32MX5XX/6XX/7XX

6630 U2BRXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — RX8 Receive Register 0000

6640 U2BBRG

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 BRG<15:0> 0000

6800 U3AMODE

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 ON FRZ SIDL IREN RTSMD

— UEN<1:0> WAKE LPBACK ABAUD RXINV BRGH PDSEL<1:0> STSEL 0000

6810 U3ASTA

(1)

31:16 — — — — — — — ADM_EN ADDR<7:0> 0000

15:0 UTXISEL<1:0> UTXINV URXEN UTXBRK UTXEN UTXBF TRMT URXISEL<1:0> ADDEN RIDLE PERR FERR OERR URXDA 0110

6820 U3ATXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — TX8 Transmit Register 0000

6830 U3ARXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — RX8 Receive Register 0000

6840 U3ABRG

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 BRG<15:0> 0000

6A00 U3BMODE

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 ON FRZ SIDL IREN

— — — — WAKE LPBACK ABAUD RXINV BRGH PDSEL<1:0> STSEL 0000

6A10 U3BSTA

(1)

31:16 — — — — — — — ADM_EN ADDR<7:0> 0000

15:0 UTXISEL<1:0> UTXINV URXEN UTXBRK UTXEN UTXBF TRMT URXISEL<1:0> ADDEN RIDLE PERR FERR OERR URXDA 0110

6A20 U3BTXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — TX8 Transmit Register 0000

6A30 U3BRXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — RX8 Receive Register 0000

6A40 U3BBRG

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 BRG<15:0> 0000

TABLE 4-13: UART1A, UART1B, UART2A, UART2B, UART3A AND UART3B REGISTER MAP (CONTINUED)

Virtual Address

(BF80_#)

Name

Bit Range

Bits

All Resets

31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0

Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1: This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more information.