Datasheet

PIC32MZ Embedded Connectivity with Floating Point Unit (EF) Family DS60001320B-page 130 Preliminary  2015 Microchip Technology Inc.
03D0 IPC41
31:16 — — — FCEIP<2:0> FCEIS<1:0> — — — RTCCIP<2:0> RTCCIS<1:0> 0000
15:0 — — — SPI4TXIP<2:0> SPI4TXIS<1:0> — — — SPI4RXIP<2:0> SPI4RXIS<1:0> 0000
03E0 IPC42
31:16 — — — U4RXIP<2:0> U4RXIS<1:0> — — — U4EIP<2:0> U4EIS<1:0> 0000
15:0 — — — SQI1IP<2:0> SQI1IS<1:0> — — — PREIP<2:0> PREIS<1:0> 0000
03F0 IPC43
31:16 — — — I2C4MIP<2:0> I2C4MIS<1:0> — — — I2C4SIP<2:0> I2C4SIS<1:0> 0000
15:0 — — — I2C4BIP<2:0> I2C4BIS<1:0> — — — U4TXIP<2:0> U4TXIS<1:0> 0000
0400 IPC44
31:16 — — — U5EIP<2:0> U5EIS<1:0> — — — SPI5TXIP<2:0>
(2)
SPI5TXIS<1:0>
(2)
0000
15:0 — — — SPI5RXIP<2:0>
(2)
SPI5RXIS<1:0>
(2)
— — — SPI5EIP<2:0>
(2)
SPI5EIS<1:0>
(2)
0000
0410 IPC45
31:16 — — — I2C5SIP<2:0> I2C5SIS<1:0> — — — I2C5BIP<2:0> I2C5BIS<1:0> 0000
15:0 — — — U5TXIP<2:0> U5TXIS<1:0> — — — U5RXIP<2:0> U5RXIS<1:0> 0000
0420 IPC46
31:16 — — — SPI6TXIP<2:0>
(2)
SPI6TXIS<1:0>
(2)
— — — SPI6RXIP<2:0>
(2)
SPI6RXIS<1:0>
(2)
0000
15:0 — — — SPI6EIP<2:0>
(2)
SPI6EIS<1:0>
(2)
— — — I2C5MIP<2:0> I2C5MIS<1:0> 0000
0430 IPC47
31:16 — — — — — — — — — — — U6TXIP<2:0> U6TXIS<1:0> 0000
15:0 — — — U6RXIP<2:0> U6RXIS<1:0> — — — U6EIP<2:0> U6EIS<1:0> 0000
0440 IPC48
31:16 — — — — — — — — — — — ADCURDYIP<2:0> ADCURDYIS<1:0> 0000
15:0 — — — ADCARDYIP<2:0> ADCARDYIS<1:0> — — — ADCEOSIP<2:0> ADCEOSIS<1:0> 0000
0450 IPC49
31:16 — — — ADC1EIP<2:0> ADC1EIS<1:0> ADC0EIP<2:0> ADC0EIS<1:0> 0000
15:0 — — — — — — — — ADCGRPIP<2:0> ADCGRPIS<1:0> 0000
0460 IPC50
31:16 — — — — — — — — ADC4EIP<2:0> ADC4EIS<1:0> 0000
15:0 — — — ADC3EIP<2:0> ADC3EIS<1:0> ADC2EIP<2:0> ADC2EIS<1:0> 0000
0470 IPC51
31:16 — — — ADC1WIP<2:0> ADC1WIS<1:0> ADC0WIP<2:0> ADC0WIS<1:0> 0000
15:0 — — — ADC7EIP<2:0> ADC7EIS<1:0> — — — — — 0000
0480 IPC52
31:16 — — — — — — — — ADC4WIP<2:0> ADC4WIS<1:0> 0000
15:0 — — — ADC3WIP<2:0> ADC3WIS<1:0> ADC2WIP<2:0> ADC2WIS<1:0> 0000
0490 IPC53
31:16 — — — — — — — — — — — — — 0000
15:0 — — — ADC7WIP<2:0> ADC7WIS<1:0> — — — — — 0000
0540 OFF000
31:16 — — — — — — — — — — — — — — VOFF<17:16> 0000
15:0 VOFF<15:1> — 0000
0544 OFF001
31:16 — — — — — — — — — — — — — — VOFF<17:16> 0000
15:0 VOFF<15:1> — 0000
TABLE 7-3: INTERRUPT REGISTER MAP (CONTINUED)
Virtual Address
(BF81_#)
Register
Name
(1)
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table with the exception of the OFFx registers, have corresponding CLR, SET, and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.3 “CLR, SET, and INV
Registers” for more information.
2: This bit or register is not available on 64-pin devices.
3: This bit or register is not available on devices without a CAN module.
4: This bit or register is not available on 100-pin devices.
5: Bits 31 and 30 are not available on 64-pin and 100-pin devices; bits 29 through 14 are not available on 64-pin devices.
6: Bits 31, 30, 29, and bits 5 through 0 are not available on 64-pin and 100-pin devices; bit 31 is not available on 124-pin devices; bit 22 is not available on 64-pin devices.
7: This bit or register is not available on devices without a Crypto module.
8: This bit or register is not available on 124-pin devices.