User`s manual

ModelSim Xilinx User’s Manual Verilog Simulation 5-53
5 - Verilog Simulation
Chapter contents
Compilation . . . . . . . . . . . . . . . . . . . . . 55
Incremental compilation . . . . . . . . . . . . . . . . 56
Library usage . . . . . . . . . . . . . . . . . . . 58
Verilog-XL compatible compiler options . . . . . . . . . . . . 60
Verilog-XL ‘uselib compiler directive . . . . . . . . . . . . . 63
Simulation . . . . . . . . . . . . . . . . . . . . . 65
Invoking the simulator . . . . . . . . . . . . . . . . . 65
Simulation resolution limit . . . . . . . . . . . . . . . . 65
Event order issues . . . . . . . . . . . . . . . . . . 66
Verilog-XL compatible simulator options . . . . . . . . . . . . 68
Cell Libraries . . . . . . . . . . . . . . . . . . . . 71
SDF timing annotation . . . . . . . . . . . . . . . . . 71
Delay modes . . . . . . . . . . . . . . . . . . . 71
System Tasks . . . . . . . . . . . . . . . . . . . . 72
IEEE Std 1364-1995 system tasks . . . . . . . . . . . . . . 73
Verilog-XL compatible system tasks . . . . . . . . . . . . . 75
Compiler Directives . . . . . . . . . . . . . . . . . . . 78
IEEE Std 1364-1995 compiler directives . . . . . . . . . . . . 78
Verilog-XL compatible compiler directives . . . . . . . . . . . 79
Using the Verilog PLI . . . . . . . . . . . . . . . . . . 80
Registering PLI applications . . . . . . . . . . . . . . . 80
Compiling and linking PLI applications . . . . . . . . . . . . 82
The callback reason argument . . . . . . . . . . . . . . . 85
The sizetf callback function. . . . . . . . . . . . . . . . 86
Object handles . . . . . . . . . . . . . . . . . . . 87
Third party PLI applications . . . . . . . . . . . . . . . 87
Support for VHDL objects . . . . . . . . . . . . . . . . 88
IEEE Std 1364 ACC routines . . . . . . . . . . . . . . . 89
IEEE Std 1364 TF routines . . . . . . . . . . . . . . . . 91
Verilog-XL compatible routines . . . . . . . . . . . . . . 92
PLI tracing . . . . . . . . . . . . . . . . . . . . 93