- NXP ARM Microcontroller Product Data Sheet

DR
AFT
DR
AFT
DRAFT
DR
D
RAFT
DRAFT
DRA
F
T DRAF
D
RAFT DRAFT DRAFT DRAFT DRAFT D
DRAFT
D
RAFT DRA
F
T DRAFT DRAFT DRAFT DRA
LPC2917_19_1 © NXP B.V. 2007. All rights reserved.
Preliminary data sheet Rev. 1.01 — 15 November 2007 67 of 68
continued >>
NXP Semiconductors
LPC2917/19
ARM9 microcontroller with CAN and LIN
20. Contents
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 About this document. . . . . . . . . . . . . . . . . . . . . 1
1.2 Intended audience . . . . . . . . . . . . . . . . . . . . . . 1
2 General description. . . . . . . . . . . . . . . . . . . . . . 1
2.1 Architectural overview . . . . . . . . . . . . . . . . . . . 1
2.2 ARM968E-S processor. . . . . . . . . . . . . . . . . . . 2
2.3 On-chip flash memory system . . . . . . . . . . . . . 2
2.4 On-chip static RAM. . . . . . . . . . . . . . . . . . . . . . 3
3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.1 General. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
4 Ordering information. . . . . . . . . . . . . . . . . . . . . 4
4.1 Ordering options. . . . . . . . . . . . . . . . . . . . . . . . 4
5 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
6 Pinning information. . . . . . . . . . . . . . . . . . . . . . 6
6.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.2.1 General description . . . . . . . . . . . . . . . . . . . . . 6
6.2.2 LQFP144 pin assignment. . . . . . . . . . . . . . . . . 6
7 Functional description . . . . . . . . . . . . . . . . . . 10
7.1 Reset, debug, test and power description . . . 10
7.1.1 Reset and power-up behavior . . . . . . . . . . . . 10
7.1.2 Reset strategy . . . . . . . . . . . . . . . . . . . . . . . . 10
7.1.3 IEEE 1149.1 interface pins (JTAG boundary-scan
test). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
7.1.4 Power supply pins description . . . . . . . . . . . . 11
7.2 Clocking strategy . . . . . . . . . . . . . . . . . . . . . . 11
7.2.1 Clock architecture. . . . . . . . . . . . . . . . . . . . . . 11
7.2.2 Base clock and branch clock relationship. . . . 13
8 Block description. . . . . . . . . . . . . . . . . . . . . . . 14
8.1 Flash memory controller. . . . . . . . . . . . . . . . . 14
8.1.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
8.1.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
8.1.3 Flash memory controller pin description. . . . . 16
8.1.4 Flash memory controller clock description . . . 16
8.1.5 Flash layout . . . . . . . . . . . . . . . . . . . . . . . . . . 16
8.1.6 Flash bridge wait-states . . . . . . . . . . . . . . . . . 17
8.2 External static memory controller . . . . . . . . . . 18
8.2.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
8.2.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
8.2.3 External static-memory controller pin
description . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
8.2.4 External static-memory controller clock
description . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
8.2.5 External memory timing diagrams . . . . . . . . . 19
8.3 General subsystem. . . . . . . . . . . . . . . . . . . . . 22
8.3.1 General subsystem clock description. . . . . . . 22
8.3.2 Chip and feature identification . . . . . . . . . . . . 22
8.3.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.3.2.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.3.2.3 CFID pin description . . . . . . . . . . . . . . . . . . . 22
8.3.3 System Control Unit (SCU) . . . . . . . . . . . . . . 22
8.3.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.3.3.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.3.3.3 SCU pin description . . . . . . . . . . . . . . . . . . . . 22
8.3.4 Event router . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.3.4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.3.4.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 23
8.3.4.3 Event-router pin description and mapping to
register bit positions. . . . . . . . . . . . . . . . . . . . 23
8.4 Peripheral subsystem . . . . . . . . . . . . . . . . . . 23
8.4.1 Peripheral subsystem clock description. . . . . 23
8.4.2 Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 24
8.4.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
8.4.2.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 24
8.4.2.3 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 24
8.4.2.4 Watchdog timer clock description . . . . . . . . . 24
8.4.3 Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
8.4.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
8.4.3.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 25
8.4.3.3 Pin description . . . . . . . . . . . . . . . . . . . . . . . . 25
8.4.3.4 Timer clock description . . . . . . . . . . . . . . . . . 26
8.4.4 UARTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.4.4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.4.4.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.4.4.3 UART pin description. . . . . . . . . . . . . . . . . . . 26
8.4.4.4 UART clock description . . . . . . . . . . . . . . . . . 27
8.4.5 Serial peripheral interface . . . . . . . . . . . . . . . 27
8.4.5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
8.4.5.2 Functional description . . . . . . . . . . . . . . . . . . 27
8.4.5.3 Modes of operation . . . . . . . . . . . . . . . . . . . . 28
8.4.5.4 SPI pin description. . . . . . . . . . . . . . . . . . . . . 28
8.4.5.5 SPI clock description . . . . . . . . . . . . . . . . . . . 28
8.4.6 General-purpose I/O . . . . . . . . . . . . . . . . . . . 29
8.4.6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
8.4.6.2 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 29
8.4.6.3 GPIO pin description . . . . . . . . . . . . . . . . . . . 29
8.4.6.4 GPIO clock description . . . . . . . . . . . . . . . . . 29
8.5 CAN gateway . . . . . . . . . . . . . . . . . . . . . . . . . 30
8.5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
8.5.2 Global acceptance filter . . . . . . . . . . . . . . . . . 30
8.5.3 CAN pin description . . . . . . . . . . . . . . . . . . . . 30
8.6 LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
8.6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
8.6.2 LIN pin description . . . . . . . . . . . . . . . . . . . . . 31