Datasheet

MC56F8006/MC56F8002 Digital Signal Controller, Rev. 4
Freescale Semiconductor2
Table of Contents
1 MC56F8006/MC56F8002 Family Configuration . . . . . . . . . . . .3
2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
3 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
3.1 56F8006/56F8002 Features . . . . . . . . . . . . . . . . . . . . . .4
3.2 Award-Winning Development Environment. . . . . . . . . . .8
3.3 Architecture Block Diagram. . . . . . . . . . . . . . . . . . . . . . .9
3.4 Product Documentation . . . . . . . . . . . . . . . . . . . . . . . .11
4 Signal/Connection Descriptions . . . . . . . . . . . . . . . . . . . . . . .11
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
4.2 Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
4.3 56F8006/56F8002 Signal Pins . . . . . . . . . . . . . . . . . . .17
5 Memory Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
5.2 Program Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
5.3 Data Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
5.4 Interrupt Vector Table and Reset Vector . . . . . . . . . . . .31
5.5 Peripheral Memory-Mapped Registers . . . . . . . . . . . . .32
5.6 EOnCE Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . .33
6 General System Control Information . . . . . . . . . . . . . . . . . . .34
6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
6.2 Power Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
6.3 Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
6.4 On-chip Clock Synthesis. . . . . . . . . . . . . . . . . . . . . . . .34
6.5 Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
6.6 System Integration Module (SIM) . . . . . . . . . . . . . . . . .37
6.7 PWM, PDB, PGA, and ADC Connections. . . . . . . . . . .38
6.8 Joint Test Action Group (JTAG)/Enhanced On-Chip
Emulator (EOnCE) . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
7 Security Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
7.1 Operation with Security Enabled. . . . . . . . . . . . . . . . . .40
7.2 Flash Access Lock and Unlock Mechanisms . . . . . . . .40
7.3 Product Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
8 Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
8.1 General Characteristics . . . . . . . . . . . . . . . . . . . . . . . . 41
8.2 Absolute Maximum Ratings. . . . . . . . . . . . . . . . . . . . . 42
8.3 Thermal Characteristics. . . . . . . . . . . . . . . . . . . . . . . . 43
8.4 Recommended Operating Conditions . . . . . . . . . . . . . 45
8.5 DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . 46
8.6 Supply Current Characteristics . . . . . . . . . . . . . . . . . . 51
8.7 Flash Memory Characteristics. . . . . . . . . . . . . . . . . . . 53
8.8 External Clock Operation Timing. . . . . . . . . . . . . . . . . 53
8.9 Phase Locked Loop Timing . . . . . . . . . . . . . . . . . . . . . 54
8.10 Relaxation Oscillator Timing . . . . . . . . . . . . . . . . . . . . 54
8.11 Reset, Stop, Wait, Mode Select, and Interrupt Timing. 56
8.12 External Oscillator (XOSC) Characteristics . . . . . . . . . 56
8.13 AC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . 57
8.14 COP Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.15 PGA Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.16 ADC Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
8.17 HSCMP Specifications . . . . . . . . . . . . . . . . . . . . . . . . 68
8.18 Optimize Power Consumption . . . . . . . . . . . . . . . . . . . 68
9 Design Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
9.1 Thermal Design Considerations . . . . . . . . . . . . . . . . . 70
9.2 Electrical Design Considerations. . . . . . . . . . . . . . . . . 71
9.3 Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . 72
10 Package Mechanical Outline Drawings . . . . . . . . . . . . . . . . . 73
10.1 28-pin SOIC Package . . . . . . . . . . . . . . . . . . . . . . . . . 73
10.2 32-pin LQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
10.3 48-pin LQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
10.4 32-Pin PSDIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
11 Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Appendix A
Interrupt Vector Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Appendix B
Peripheral Register Memory Map and Reset Value . . . . . . . 86