Datasheet

Peripheral Register Memory Map and Reset Value
MC56F8006/MC56F8002 Digital Signal Controller, Rev. 4
Freescale Semiconductor 99
EB 0000 GPIOD
GPIOD_
DRIVE
0 0 0 0 0 0 0 0 0 0 0 0DRIVE
EC 00FF GPIOD
GPIOD_
IFE
0 0 0 0 0 0 0 0 0 0 0 0IFE
ED 0000 GPIOD
GPIOD_
SLEW
0 0 0 0 0 0 0 0 0 0 0 0SLEW
EE–9F — GPIOD Reserved
RESERVED
00 00FF GPIOE
GPIOE_
PUR
0 0 0 0 0 0 0 0PUR
01 0000 GPIOE GPIOE_DR
0 0 0 0 0 0 0 0DR
02 0000 GPIOE
GPIOE_
DDR
0 0 0 0 0 0 0 0 DDR
03 0080 GPIOE
GPIOE_
PER
0 0 0 0 0 0 0 0 PER
04 — GPIOE Reserved
RESERVED
05 0000 GPIOE
GPIOE_
IENR
0 0 0 0 0 0 0 0IENR
06 0000 GPIOE
GPIOE_
IPOLR
0 0 0 0 0 0 0 0IPOLR
07 0000 GPIOE
GPIOE_
IPR
0 0 0 0 0 0 0 0IPR
08 0000 GPIOE
GPIOE_
IESR
0 0 0 0 0 0 0 0 IESR
09 — GPIOE Reserved
RESERVED
0A 0000 GPIOE
GPIOE_
RAWDATA
0 0 0 0 0 0 0 0RAWDATA
0B 0000 GPIOE
GPIOE_
DRIVE
0 0 0 0 0 0 0 0DRIVE
0C 00FF GPIOE GPIOE_IFE
0 0 0 0 0 0 0 0IFE
Table 44. Detailed Peripheral Memory Map (continued)
Offset
Addr.
(Hex)
Reset
Value
(Hex)
Periph. Register
Bit
15
1413121110987654321
Bit
0