Datasheet

Table of Contents
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 17
14.11.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
14.12 SPI During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .308
14.13 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308
14.13.1 MISO (Master In/Slave Out). . . . . . . . . . . . . . . . . . . . . . . .309
14.13.2 MOSI (Master Out/Slave In). . . . . . . . . . . . . . . . . . . . . . . .309
14.13.3 SPSCK (Serial Clock). . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
14.13.4 SS (Slave Select) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
14.13.5 CGND (Clock Ground) . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
14.14 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .312
14.14.1 SPI Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .312
14.14.2 SPI Status and Control Register . . . . . . . . . . . . . . . . . . . .314
14.14.3 SPI Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317
Section 15. Multi-Master IIC Interface (MMIIC)
15.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
15.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
15.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
15.4 I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
15.5 Multi-Master IIC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . .321
15.5.1 Multi-Master IIC Address Register (MMADR) . . . . . . . . . .321
15.5.2 Multi-Master IIC Control Register (MMCR) . . . . . . . . . . . .323
15.5.3 Multi-Master IIC Master Control Register (MIMCR) . . . . . .324
15.5.4 Multi-Master IIC Status Register (MMSR) . . . . . . . . . . . . .326
15.5.5 Multi-Master IIC Data Transmit Register (MMDTR) . . . . . .328
15.5.6 Multi-Master IIC Data Receive Register (MMDRR) . . . . . .329
15.6 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . .330
Section 16. Analog-to-Digital Converter (ADC)
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333
16.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .334
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .334