Datasheet

Table 10-3. Instruction Set Summary (continued)
Source Form Operation Description
Effect on CCR
Address
Mode
Opcode
Operand
Bus Cycles
V H I N Z C
DBNZA rel − − − − − − INH 4B rr 4
DBNZX rel − − − − − − INH 5B rr 4
DBNZ oprx8,X,rel
Decrement and
Branch if Not Zero
Decrement A, X, or M
Branch if (result) ≠ 0
Affects X, Not H
− − − − − − IX1 6B ff rr 7
DBNZ ,X,rel − − − − − − IX 7B rr 6
DBNZ
oprx8,SP,rel
− − − − − − SP1 9E6B ff rr 8
DEC opr8a M ← (M) – 0x01 ↕ − − ↕ ↕ − DIR 3A dd 5
DECA A ← (A) – 0x01 ↕ − − ↕ ↕ − INH 4A 1
DECX X ← (X) – 0x01 ↕ − − ↕ ↕ − INH 5A 1
DEC oprx8,X
Decrement
M ← (M) – 0x01 ↕ − − ↕ ↕ − IX1 6A ff 5
DEC ,X M ← (M) – 0x01 ↕ − − ↕ ↕ − IX 7A 4
DEC oprx8,SP M ← (M) – 0x01 ↕ − − ↕ ↕ − SP1 9E6A ff 6
DIV Divide A ← (H:A)÷(X), H ←
Remainder
− − − − ↕ ↕ INH 52 6
EOR #opr8i 0 − − ↕ ↕ − IMM A8 ii 2
EOR opr8a 0 − − ↕ ↕ − DIR B8 dd 3
EOR opr16a 0 − − ↕ ↕ − EXT C8 hh ll 4
EOR oprx16,X 0 − − ↕ ↕ − IX2 D8 ee ff 4
EOR oprx8,X
Exclusive OR Memory
with Accumulator
A ← (A ⊕ M)
0 − − ↕ ↕ − IX1 E8 ff 3
EOR ,X 0 − − ↕ ↕ − IX F8 3
EOR oprx16,SP 0 − − ↕ ↕ − SP2 9ED8 ee ff 5
EOR oprx8,SP 0 − − ↕ ↕ − SP1 9EE8 ff 4
INC opr8a M ← (M) + 0x01 ↕ − − ↕ ↕ − DIR 3C dd 5
INCA A ← (A) + 0x01 ↕ − − ↕ ↕ − INH 4C 1
INCX X ← (X) + 0x01 ↕ − − ↕ ↕ − INH 5C 1
INC oprx8,X
Increment
M ← (M) + 0x01 ↕ − − ↕ ↕ − IX1 6C ff 5
INC ,X M ← (M) + 0x01 ↕ − − ↕ ↕ − IX 7C 4
INC oprx8,SP M ← (M) + 0x01 ↕ − − ↕ ↕ − SP1 9E6C ff 6
JMP opr8a DIR BC dd 3
JMP opr16a EXT CC hh ll 4
JMP oprx16,X
Jump PC ← Jump Address
− − − − − − IX2 DC ee ff 4
JMP oprx8,X IX1 EC ff 3
JMP ,X IX FC 3
JSR opr8a − − − − − − DIR BD dd 5
JSR opr16a
PC ← (PC) + n (n = 1, 2,
or 3) Push (PCL)
− − − − − − EXT CD hh ll 6
Table continues on the next page...
Instruction Set Summary
MC9S08PA60 Reference Manual, Rev. 1, 9/2012
272 Freescale Semiconductor, Inc.