Datasheet

Table 10-3. Instruction Set Summary (continued)
Source Form Operation Description
Effect on CCR
Address
Mode
Opcode
Operand
Bus Cycles
V H I N Z C
LSR opr8a ↕ − − 0 ↕ ↕ DIR 34 dd 5
LSRA ↕ − − 0 ↕ ↕ INH 44 1
LSRX ↕ − − 0 ↕ ↕ INH 54 1
LSR oprx8,X
Logical Shift Right 0 → MSB, LSB → C
↕ − − 0 ↕ ↕ IX1 64 ff 5
LSR ,X ↕ − − 0 ↕ ↕ IX 74 4
LSR oprx8,SP ↕ − − 0 ↕ ↕ SP1 9E64 ff 6
MOV
opr8a,opr8a
0 − − ↕ ↕ − DIR/DIR 4E dd 5
MOV opr8a,X+
Move (M)
destination
← (M)
source
0 − − ↕ ↕ − DIR/IX+ 5E dd 5
MOV
#opr8i,opr8a
H:X ← (H:X) + 0x0001
in IX+/DIR and DIR/IX+
Modes
0 − − ↕ ↕ − IMM/DIR 6E ii 4
MOV ,X+,opr8a 0 − − ↕ ↕ − IX+/DIR 7E dd 5
MUL Unsigned multiply X:A ← (X) × (A) − 0 − − − 0 INH 42 5
NEG opr8a M ← – (M) = 0x00 – (M) ↕ − − ↕ ↕ ↕ DIR 30 dd 5
NEGA A ← – (A) = 0x00 – (A) ↕ − − ↕ ↕ ↕ INH 40 1
NEGX
Negate (Two’s
Complement)
X ← – (X) = 0x00 – (X) ↕ − − ↕ ↕ ↕ INH 50 1
NEG oprx8,X M ← – (M) = 0x00 – (M) ↕ − − ↕ ↕ ↕ IX1 60 ff 5
NEG ,X M ← – (M) = 0x00 – (M) ↕ − − ↕ ↕ ↕ IX 70 4
NEG oprx8,SP M ← – (M) = 0x00 – (M) ↕ − − ↕ ↕ ↕ SP1 9E60 ff 6
NOP No Operation Uses 1 Bus Cycle − − − − − − INH 9D 1
NSA Nibble Swap
Accumulator
A ← (A[3:0]:A[7:4]) − − − − − − INH 62 1
ORA #opr8i 0 − − ↕ ↕ − IMM AA ii 2
ORA opr8a 0 − − ↕ ↕ − DIR BA dd 3
ORA opr16a 0 − − ↕ ↕ − EXT CA hh ll 4
ORA oprx16,X 0 − − ↕ ↕ − IX2 DA ee ff 4
ORA oprx8,X
Inclusive OR
Accumulator and
Memory
A ← (A) | (M)
0 − − ↕ ↕ − IX1 EA ff 3
ORA ,X 0 − − ↕ ↕ − IX FA 3
ORA oprx16,SP 0 − − ↕ ↕ − SP2 9EDA ee ff 5
ORA oprx8,SP 0 − − ↕ ↕ − SP1 9EEA ff 4
PSHA Push Accumulator
onto Stack
Push (A); SP ← (SP) –
0x0001
− − − − − − INH 87 2
PSHH Push H (Index
Register High) onto
Stack
Push (H); SP ← (SP) –
0x0001
− − − − − − INH 8B 2
Table continues on the next page...
Instruction Set Summary
MC9S08PA60 Reference Manual, Rev. 1, 9/2012
274 Freescale Semiconductor, Inc.