Datasheet

Table 10-3. Instruction Set Summary (continued)
Source Form Operation Description
Effect on CCR
Address
Mode
Opcode
Operand
Bus Cycles
V H I N Z C
SBC opr8a ↕ − − ↕ ↕ ↕ DIR B2 dd 3
SBC opr16a ↕ − − ↕ ↕ ↕ EXT C2 hh ll 4
SBC oprx16,X ↕ − − ↕ ↕ ↕ IX2 D2 ee ff 4
SBC oprx8,X
Subtract with Carry A ← (A) – (M) – (C)
↕ − − ↕ ↕ ↕ IX1 E2 ff 3
SBC ,X ↕ − − ↕ ↕ ↕ IX F2 3
SBC oprx16,SP ↕ − − ↕ ↕ ↕ SP2 9ED2 ee ff 5
SBC oprx8,SP ↕ − − ↕ ↕ ↕ SP1 9EE2 ff 4
SEC Set Carry Bit C ← 1 − − − − − 1 INH 99 1
SEI Set Interrupt Mask Bit I ← 1 − − 1 − − − INH 9B 1
STA opr8a 0 − − ↕ ↕ − DIR B7 dd 3
STA opr16a 0 − − ↕ ↕ − EXT C7 hh ll 4
STA oprx16,X 0 − − ↕ ↕ − IX2 D7 ee ff 4
STA oprx8,X 0 − − ↕ ↕ − IX1 E7 ff 3
STA ,X
Store Accumulator in
Memory
M ← (A)
0 − − ↕ ↕ − IX F7 2
STA oprx16,SP 0 − − ↕ ↕ − SP2 9ED7 ee ff 5
STA oprx8,SP 0 − − ↕ ↕ − SP1 9EE7 ff 4
STHX opr8a 0 − − ↕ ↕ − DIR 35 dd 4
STHX opr16a
Store H:X (Index Reg.) (M:M + 0x0001) ← (H:X)
0 − − ↕ ↕ − EXT 96 hh ll 5
STHX oprx8,SP 0 − − ↕ ↕ − SP1 9EFF ff 5
STOP Enable Interrupts:
Stop Processing.
Refer to MCU
Documentation.
I bit ← 0; Stop
Processing
− − 0 − − − INH 8E 3+
STX opr8a 0 − − ↕ ↕ − DIR BF dd 3
STX opr16a 0 − − ↕ ↕ − EXT CF hh ll 4
STX oprx16,X 0 − − ↕ ↕ − IX2 DF ee ff 4
STX oprx8,X 0 − − ↕ ↕ − IX1 EF ff 3
STX ,X
Store X (Low 8 Bits of
Index Register) in
Memory
M ← (X)
0 − − ↕ ↕ − IX FF 2
STX oprx16,SP 0 − − ↕ ↕ − SP2 9EDF ee ff 5
STX oprx8,SP 0 − − ↕ ↕ − SP1 9EEF ff 4
SUB #opr8i ↕ − − ↕ ↕ ↕ IMM A0 ii 2
SUB opr8a ↕ − − ↕ ↕ ↕ DIR B0 dd 3
SUB opr16a ↕ − − ↕ ↕ ↕ EXT C0 hh ll 4
SUB oprx16,X ↕ − − ↕ ↕ ↕ IX2 D0 ee ff 4
SUB oprx8,X
Subtract A ← (A) – (M)
↕ − − ↕ ↕ ↕ IX1 E0 ff 3
SUB ,X ↕ − − ↕ ↕ ↕ IX F0 3
Table continues on the next page...
Instruction Set Summary
MC9S08PA60 Reference Manual, Rev. 1, 9/2012
276 Freescale Semiconductor, Inc.