Datasheet

DDRS R
DDRS7 DDRS6 DDRS5 DDRS4 DDRS3 DDRS2 DDRS1 DDRS0
W
RDRS R
RDRS7 RDRS6 RDRS5 RDRS4 RDRS3 RDRS2 RDRS1 RDRS0
W
PERS R
PERS7 PERS6 PERS5 PERS4 PERS3 PERS2 PERS1 PERS0
W
PPSS R
PPSS7 PPSS6 PPSS5 PPSS4 PPSS3 PPSS2 PPSS1 PPSS0
W
WOMS R
WOMS7 WOMS6 WOMS5 WOMS4 WOMS3 WOMS2 WOMS1 WOMS0
W
Reserved R 0 0 0 0 0 0 0 0
W
PTM R
PTM7 PTM6 PTM5 PTM4 PTM3 PTM2 PTM1 PTM0
W
PTIM R PTIM7 PTIM6 PTIM5 PTIM4 PTIM3 PTIM2 PTIM1 PTIM0
W
DDRM R
DDRM7 DDRM6 DDRM5 DDRM4 DDRM3 DDRM2 DDRM1 DDRM0
W
RDRM R
RDRM7 RDRM6 RDRM5 RDRM4 RDRM3 RDRM2 RDRM1 RDRM0
W
PERM R
PERM7 PERM6 PERM5 PERM4 PERM3 PERM2 PERM1 PERM0
W
PPSM R
PPSM7 PPSM6 PPSM5 PPSM4 PPSM3 PPSM2 PPSM1 PPSM0
W
WOMM R
WOMM7 WOMM6 WOMM5 WOMM4 WOMM3 WOMM2 WOMM1 WOMM0
W
MODRR R 0
MODRR6
1
MODRR5 MODRR4 MODRR3 MODRR2 MODRR1 MODRR0
W
PTP R
PTP7 PTP6 PTP5 PTP4 PTP3 PTP2 PTP1 PTP0
W
Register
Name
Bit 7 6 5 4 3 2 1 Bit 0
= Unimplemented or Reserved
Figure 24-2. PIM Register Summary (Sheet 4 of 7)