Datasheet

Appendix A Instruction Set
Page 1164 of 1434 R01UH0166EJ0600 Rev. 6.00
Mar 02, 2011
H8S/2633 Group, H8S/2633 F-ZTAT
TM
,
H8S/2633R F-ZTAT
TM
, H8S/2695
Addressing Mode/
Instruction Length (Bytes)
Operand Size
#xx
Rn
@ERn
@(d,ERn)
@–ERn/@ERn+
@aa
@(d,PC)
@@aa
—
Mnemonic
Bcc
V=1 — — — — — — 2 — — — — — — 3 N=0 — — — — — — 2 — — — — — — 3 N=1 — — — — — — 2 — — — — — — 3 N⊕V=0 — — — — — — 2 — — — — — — 3 N⊕V=1 — — — — — — 2 — — — — — — 3
Z∨(N⊕V)=0
— — — — — — 2
— — — — — — 3
Z∨(N⊕V)=1
— — — — — — 2
— — — — — — 3
Operation
Condition Code
Branching
Condition
IHNZVC
Advanced
No. of States
*
1
BVS d:8 — 2 BVS d:16 — 4 BPL d:8 — 2 BPL d:16 — 4 BMI d:8 — 2 BMI d:16 — 4 BGE d:8 — 2 BGE d:16 — 4 BLT d:8 — 2 BLT d:16 — 4 BGT d:8 — 2 BGT d:16 — 4 BLE d:8 — 2 BLE d:16 — 4
if condition is true then PC←PC+d else next;