Datasheet

Section 1 Overview
Page 10 of 1434 R01UH0166EJ0600 Rev. 6.00
Mar 02, 2011
H8S/2633 Group, H8S/2633 F-ZTAT
TM
,
H8S/2633R F-ZTAT
TM
, H8S/2695
PE7/D7 PE6/D6 PE5/D5 PE4/D4 PE3/D3 PE2/D2 PE1/D1 PE0/D0
Internal data bus
Peripheral data bus
Peripheral address bus
PD7/D15 PD6/D14 PD5/D13 PD4/D12 PD3/D11 PD2/D10 PD1/D9 PD0/D8 PVCC PV
CC
VSS VSS VSS VSS VSS VSS
PA3/A19/SCK2
PA2/A18/RxD2
PA1/A17/TxD2
PA0/ A16
PB7/A15/TIOCB5
PB6/A14/TIOCA5
PB5/A13/TIOCB4
PB4/A12/TIOCA4
PB3 /A11/TIOCD3
PB2/A10/TIOCC3
PB1/A9/TIOCB3
PB0/A8/TIOCA3
PC7/A7
PC6/A6
PC5/A5
PC4/A4
PC3/A3
PC2/A2
PC1/A1
PC0/A0
P37/ TxD4
P36/ RxD4
P35/ SCK1/SCK4/IRQ
5
P34/ RxD1
P33/ TxD1
P32/ SCK0/IRQ4
P31/ RxD0
P30/ TxD0
P97/ AN15
P96/ AN14
P95/ AN13
P94/ AN12
P93/ AN11
P92/ AN10
P91/ AN9
P90/ AN8
P47/ AN7 P46/ AN6 P45/ AN5 P44/ AN4 P43/ AN3 P42/ AN2 P41/ AN1 P40/ AN0
Vref AVCC AVSS
P17/ TIOCB2/TCLKD P16/ TIOCA2/
IRQ1
P15/ TIOCB1/TCLKC P14/ TIOCA1/IRQ0
P13/ TIOCD0/TCLKB/A23 P12/ TIOCC0/TCLKA/A22 P11/ TIOCB0/A21 P10/ TIOCA0/A20
P77/TxD3
P76/RxD3
P75/SCK3
P74/MRES
P73/ CS7
P72/ CS6
P71/ CS5
P70/ CS4
PG4/ CS0
PG3/ CS1
PG2/ CS2
PG1/ CS3/IRQ7
PG0/IRQ6
PF7/ φ
PF6/ AS
PF5/ RD
PF4/ HWR
PF3/ LWR/ADTRG/IRQ3
PF2/ WAIT/BREQO
PF1/ BACK
PF0/ BREQ/IRQ2
VCL
MD2
MD1
MD0
EXTAL
XTAL
PLLCAP
PLLVSS
STBY
RES
WDTOVF
NMI
Internal address bus
Port D Port E
H8S/2600 CPU
Bus controller
Port A
Port B
Port 4Port 1
Port C
Port 9 Port 3
TPU
A/D converter
RAM
ROM
(Mask ROM)
WDT × 1 channel
SCI × 5 channels
Clock pulse
generator
Interrupt controller
PLL
Port FPort GPort 7
Figure 1.1 (c) H8S/2695 Internal Block Diagram