Datasheet

Appendix A CPU Instruction Set
Rev. 6.00 Aug 04, 2006 page 547 of 680
REJ09B0145-0600
Addressing Mode/
Instruction Length (bytes) Condition Code
Mnemonic
Operand Size
Operation
#
xx: 8/16
Rn
@Rn
@(d:16, Rn)
@–Rn/@Rn+
@aa: 8/16
@(d:8, PC)
@@aa
Implied
I HNZ VC
No. of States
BCLR Rn, @Rd B (Rn8 of @Rd16) ← 0 4 ——————8
BCLR Rn, @aa:8 B (Rn8 of @aa:8) ← 0 4 ——————8
BNOT #xx:3, Rd B (#xx:3 of Rd8) ←
(#xx:3 of Rd8)
2 ——————2
BNOT #xx:3, @Rd B (#xx:3 of @Rd16) ←
(#xx:3 of @Rd16)
4 ——————8
BNOT #xx:3, @aa:8 B (#xx:3 of @aa:8) ←
(#xx:3 of @aa:8)
4 ——————8
BNOT Rn, Rd B (Rn8 of Rd8) ←
(Rn8 of Rd8)
2 ——————2
BNOT Rn, @Rd B (Rn8 of @Rd16) ←
(Rn8 of @Rd16)
4 ——————8
BNOT Rn, @aa:8 B (Rn8 of @aa:8) ←
(Rn8 of @aa:8)
4 ——————8
BTST #xx:3, Rd B (#xx:3 of Rd8) → Z2 ———
↔
——2
BTST #xx:3, @Rd B (#xx:3 of @Rd16) → Z4 ———
↔
——6
BTST #xx:3, @aa:8 B (#xx:3 of @aa:8) → Z4———
↔
——6
BTST Rn, Rd B (Rn8 of Rd8) → Z2 ———
↔
——2
BTST Rn, @Rd B (Rn8 of @Rd16) → Z4 ———
↔
——6
BTST Rn, @aa:8 B (Rn8 of @aa:8) → Z4———
↔
——6
BLD #xx:3, Rd B (#xx:3 of Rd8) → C 2 —————
↔
2
BLD #xx:3, @Rd B (#xx:3 of @Rd16) → C 4 —————
↔
6
BLD #xx:3, @aa:8 B (#xx:3 of @aa:8) → C 4 —————
↔
6
BILD #xx:3, Rd B (#xx:3 of Rd8) → C 2 —————
↔
2
BILD #xx:3, @Rd B (#xx:3 of @Rd16) → C 4 —————
↔
6
BILD #xx:3, @aa:8 B (#xx:3 of @aa:8) → C 4 —————
↔
6
BST #xx:3, Rd B C → (#xx:3 of Rd8) 2 ——————2
BST #xx:3, @Rd B C → (#xx:3 of @Rd16) 4 — —————8
BST #xx:3, @aa:8 B C → (#xx:3 of @aa:8) 4 ——————8
BIST #xx:3, Rd B C → (#xx:3 of Rd8) 2 ——————2
BIST #xx:3, @Rd B C → (#xx:3 of @Rd16) 4 — —————8
BIST #xx:3, @aa:8 B C → (#xx:3 of @aa:8) 4 ——————8
BAND #xx:3, Rd B C∧(#xx:3 of Rd8) → C 2 —————
↔
2
BAND #xx:3, @Rd B C∧(#xx:3 of @Rd16) → C 4 —————
↔
6
BAND #xx:3, @aa:8 B C∧(#xx:3 of @aa:8) → C 4 —————
↔
6