Datasheet

Appendix A CPU Instruction Set
Rev. 6.00 Aug 04, 2006 page 548 of 680
REJ09B0145-0600
Addressing Mode/
Instruction Length (bytes) Condition Code
Mnemonic
Operand Size
Operation
#
xx: 8/16
Rn
@Rn
@(d:16, Rn)
@–Rn/@Rn+
@aa: 8/16
@(d:8, PC)
@@aa
Implied
I HNZ VC
No. of States
BIAND #xx:3, Rd B C∧(#xx:3 of Rd8) → C 2 —————
↔
2
BIAND #xx:3, @Rd B C∧(#xx:3 of @Rd16) → C 4 —————
↔
6
BIAND #xx:3, @aa:8 B C∧(#xx:3 of @aa:8) → C 4 —————
↔
6
BOR #xx:3, Rd B C∨(#xx:3 of Rd8) → C 2 —————
↔
2
BOR #xx:3, @Rd B C∨(#xx:3 of @Rd16) → C 4 —————
↔
6
BOR #xx:3, @aa:8 B C∨(#xx:3 of @aa:8) → C 4 —————
↔
6
BIOR #xx:3, Rd B C∨(#xx:3 of Rd8) → C 2 —————
↔
2
BIOR #xx:3, @Rd B C∨(#xx:3 of @Rd16) → C 4 —————
↔
6
BIOR #xx:3, @aa:8 B C∨(#xx:3 of @aa:8) → C 4 —————
↔
6
BXOR #xx:3, Rd B C⊕(#xx:3 of Rd8) → C 2 —————
↔
2
BXOR #xx:3, @Rd B C⊕(#xx:3 of @Rd16) → C 4 —————
↔
6
BXOR #xx:3, @aa:8 B C⊕(#xx:3 of @aa:8) → C 4 —————
↔
6
BIXOR #xx:3, Rd B C⊕(#xx:3 of Rd8) → C 2 —————
↔
2
BIXOR #xx:3, @Rd B C⊕(#xx:3 of @Rd16) → C 4 —————
↔
6
BIXOR #xx:3, @aa:8 B C⊕(#xx:3 of @aa:8) → C 4 —————
↔
6
BRA d:8 (BT d:8) — PC ← PC+d:8 2 ——————4
BRN d:8 (BF d:8) — PC ← PC+2 2 ——————4
BHI d:8 — If condition C ∨ Z = 0 2 ——————4
BLS d:8 — is true then C ∨ Z = 1 2 ——————4
BCC d:8 (BHS d:8) — PC ← PC+d:8 C = 0 2 ——————4
BCS d:8 (BLO d:8) —else next; C = 1 2 ——————4
BNE d:8 — Z = 0 2 ——————4
BEQ d:8 — Z = 1 2 ——————4
BVC d:8 — V = 0 2 ——————4
BVS d:8 — V = 1 2 ——————4
BPL d:8 — N = 0 2 ——————4
BMI d:8 — N = 1 2 ——————4
BGE d:8 — N⊕V = 0 2 ——————4
BLT d:8 — N⊕V = 1 2 ——————4
BGT d:8 — Z ∨ (N⊕V) = 0 2 ——————4
BLE d:8 — Z ∨ (N⊕V) = 1 2 ——————4