Datasheet
Rev. 1.0 July 2008
DDR2 SDRAM
RDIMM
7 of 26
RS0
DQS0
DQS0
DM0/DQS9
NC/DQS9
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D0
DQS1
DQS1
DM1/DQS10
NC/DQS10
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D1
DQS2
DQS2
DM2/DQS11
NC/DQS11
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D2
DQS3
DQS3
DM3/DQS12
NC/DQS12
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D3
DQS8
DQS
8
DM8/DQS17
NC/DQS17
DM/
RDQS
NU/
RDQS
CS DQS DQS
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D8
DQS4
DQS4
DM4/DQS13
NC/DQS13
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D4
DQS5
DQS5
DM5/DQS14
NC/DQS14
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D5
DQS6
DQS6
DM6/DQS15
NC/DQS15
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D6
DQS7
DQS7
DM7/DQS16
NC/DQS16
DM/
RDQS
NU/
RDQS
CS DQS DQS
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D7
A0
Serial PD
A1 A2
SA0 SA1 SA2
SCL
SDA
V
SS
D0 - D8
V
DD
/V
DDQ
D0 - D8
D0 - D8V
REF
V
DDSPD
Serial PD
WP
Note :
1. DQ-to-I/O wiring may be changed within a byte.
2. DQ/DQS/DM/CKE/S relationships must be maintained as shown.
3. Unless otherwise noted, resister values are 22 Ohms
± 5%
1:1
R
E
G
I
S
T
E
R
RST
S0*
BA0-BA1
A0-A13
RAS
CAS
WE
CKE0
ODT0
RESET
PCK7
PCK
7
RSO-> CS : DDR2 SDRAMs D0-D8
RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D8
RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D8
RRAS
-> RAS : DDR2 SDRAMs D0-D8
RCAS
-> CAS : DDR2 SDRAMs D0-D8
RWE
-> WE : DDR2 SDRAMs D0-D8
RCKE0 -> CKE : DDR2 SDRAMs D0-D8
RODT0 -> ODT0 : DDR2 SDRAMs D0-D8
P
L
L
OE
CK0
CK0
RESET
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8
PCK
0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8
PCK7 -> CK : Register
PCK7 -> CK : Register
* S
0 connects to DCS and VDD connects to CSR on the register. S1, CKE1 and ODT1 are NC.
Signals for Address and Command Parity Function (M393T6553GZA)
V
SS
V
SS
PAR_IN
C0
C1
PPO
QERR Err_Out
Register
PAR_IN
100K ohms
The resistors on Par_In, A13, A14, A15, BA2 and the
signal line of Err_Out
refer to the section: "Register
Options for Unused Address inputs"
(populated as 1 rank of x8 DDR2 SDRAMs)
7.1 512MB, 64Mx72 Module - M393T6553GZ3/M393T6553GZA
7.0 Functional Block Diagram