Datasheet

iii
Contents
About This Guide i
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . i
Disclaimer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . i
Copyright Notice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ii
Chapter1 Overview 1
1.1 AI solution . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.2 Architecture Overview . . . . . . . . . . . . . . . . . . . . . . . 3
Chapter2 Pin Specifications 5
2.1 Pin Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.2 Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3 Power Supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.4 Reset Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.5 Special Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Chapter3 Functional Description 13
3.1 CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.2 Neural Network Processor (KPU) . . . . . . . . . . . . . . . . . . . 15
3.3 Audio Processor (APU) . . . . . . . . . . . . . . . . . . . . . . . 16
3.4 Static Random-Access Memory (SRAM) . . . . . . . . . . . . . . . . . 17
3.5 System Controller (SYSCTL) . . . . . . . . . . . . . . . . . . . . . 18
3.6 Field Programmable IO Array (FPIOA/IOMUX) . . . . . . . . . . . . . 18
3.7 One-Time Programmable Memory (OTP) . . . . . . . . . . . . . . . . . 18
3.8 AES Accelerator . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.9 Digital Video Port (DVP) . . . . . . . . . . . . . . . . . . . . . . 19