User's Manual

Drawing No.：JW202570AS
Date：June 20, 2019
(54/110)
CONFIDENTIAL
© silex technology, Inc.
Symbols
Descriptions
Specifications
Units
Remarks
Min.
Max.
T
A
VDD_GPIO 電源が 90%に達してからその他の電源が 90%に達するまでの時間。
Time from VDD_GPIO reaches 90% to other power sources reach 90%.
0
－
μ
sec
T
B
VDD_SDIO が 90%に達してから WLAN のリセット解除(De-assert)までの時間
Time from VDD_SDIO reaches 90% to WLAN reset release (De-assert).
5
－
μ
sec
T
C
VDD が 90%に達してから WLAN のリセット解除(De-assert)までの時間
Time from VDD reaches 90% to WLAN reset release (De-assert).
5
－
μ
sec
T
D
VDD_SDIO が 90%に達してから BT のリセット解除(De-assert)までの時間
Time from VDD_SDIO reaches 90% to WLAN reset release (De-assert).
5
－
μ
sec
T
E
VDD が 90%に達してから BT のリセット解除までの時間(De-assert)
Time from VDD reaches 90% to WLAN reset release (De-assert).
5
－
μ
sec
T
F
WLAN/BT のリセットが Low(Assert)になってから VDD が OFF になるまでの時間
Time from WLAN/BT reset = Low to VDD = OFF.
5
－
μ
sec
T
G
WLAN/BT のリセットが Low(Assert)になってから VDD_SDIO が OFF になるまでの時
間
Time from WLAN/BT reset = Low to VDD_SDIO = OFF.
5
－
μ
sec
T
H
その他の電源が OFF になってから VDD_GPIO が OFF になるまでの時間
Time from other power source = OFF to VDD_GPIO = OFF.
0
－
μ
sec
T
K
WLAN ホットリセット時間
WLAN hot reset time.
5
－
msec
T
L
BT ホットリセット時間
BT hot reset time.
5
－
msec
T
S1
BT_PWD_L=High(De-assert)から WLAN load process を開始するまでの時間
Time from BT_PWD_L = High(De-assert) to WLAN load process start
0
－
msec
T
S2
WLAN_PWD_L=High(De-assert)から WLAN load process を開始するまでの時間
Time from BT_PWD_L = High(De-assert) to WLAN load process start
0
－
msec
T
S3
WLAN load process の処理完了から BT_PWD_L を Low(Assert)にするまでの時間
Time from WLAN load process finish to BT_PWD_L = Low(Assert)
0
－
msec